全部作者：洪國璽 董輝第1作者單位：大連海事大學資訊工程學院論文摘要：在數字邏輯設計中，會經常遇到設計狀態機的問題。本文討論了設計狀態機應注意的事項，比較不同結構方式狀態機的`優缺點，給出了消除毛刺和優化設計的有效途徑。關鍵詞：有限狀態機 VHDL 描述方式 毛刺 (瀏覽全文)發表日期：2007年10月17日同行評議：
本文的特點正像作者在摘要所敘述的，是討論了設計狀態機應注意的事項，比較不同結構方式狀態機的優缺點，給出了消除毛刺和優化設計的有效途徑。
作爲科技學術論文，僅以討論與比較來作爲研究的內容，其研究水平太1般和普通，對讀者的參考作用太有限。建議繼續深入研究，以提高所作研究的學術價值。
