基於VHDL的DDS的設計與分析

全部作者：周雷 許文建第1作者單位：徐州中國礦業大學資訊與電氣工程學院論文摘要：本文討論了基於FPGA芯片的直接數字頻率合成器（DDS）的'設計方法。因爲DDS的實現依賴於高速、高性能的數字器件，使用現場可編程器件FPGA，利用其高速、高性能及可重構性的特性，就能根據需要方便地實現各種不同頻率的信號輸出。關鍵詞：直接數字頻率合成器，相位累加器，VHDL (瀏覽全文)發表日期：2007年11月02日同行評議：

（暫時沒有）