一面的哥哥問的很細，讓我詳細的介紹自己的項目，然後隨時對各個模組的實現進行提問，還要求畫出某某模組的實現框圖。接着開始讓我寫代碼，暈，簡直是沒有準備。先寫了一個fifo,亂糟糟的寫了個大體框架，解釋了一下每個process的功能，算是過關。接着又讓寫了一個latch和flip-flop,這個比較簡單，直接寫出來了。聊完項目，就開始問一些asic design flow,fpga design flow,計算機體系結構的東西，基本上答上來了。面試官看看錶，居然才過了20分鐘，於是又出了幾個hr問題考我，隨便答了一下，再聊了聊via的發展現狀，一面結束，耗時30分鐘。
二面也是一個nice的gg,又讓我介紹了一遍項目，而且由於他對我的項目不是很熟，要我詳細的解釋，讓他明白爲止。不過這個面試官沒有問太細節的'技術問題，隨便交流了一下，也就是20多分鐘，二面結束，讓我回去等消息，三四天後leader會決定下一輪面試。
從匯衆出來，總覺得面試的很平淡，沒什麼亮點。結果剛回寢室就接到電話說讓我再過去一趟，leader要面我。於是又折回匯衆，見到了er講話很快，思路也很快。最開始以爲我是做軟件的，說簡歷上沒看到我寫做fpga/asic的經驗（簡歷寫的太失敗了），於是解釋了一下。然後他看我有項目管理經驗，就開始和我聊項目管理的問題，說了一些，看樣子他還比較滿意。接下來又是做題，畫一個序列檢測器的狀態轉移圖。再下來就是一些asic的細節問題。我提到了formality,他馬上問哪些環節需要做formality,formality的裏面的算法怎麼樣的，這個徹底答不上來了，呵呵。又聊了一會兒關於對威盛和logic職位的認識後，他突然說給我offer,真是高興，連忙感謝。
整個面試過程還是比較愉快的，雖然有些東西不知道，但是還是沒有慌神，說出了自己的想法，也得到了一些肯定。今天面試的過程中hr還在打電話通知面試，估計這幾天的一面還會進行下去，祝兄弟們好運。
第一個offer,慶祝一下。