威盛VIA 筆試試題
兩個positions, ASIC and VLSI:
VLSI： 1。解釋setup和hold time violation，畫圖說明，並說明解決辦法。 2。說說靜
態、動態時序模擬的優缺點。 3。用一種編程語言寫n!的算法。 4。畫出CMOS的圖，畫出
tow-to-one mux gate。 5。說出你的最大弱點及改進方法。 6。說出你的理想。說出你想
達到的目標。 題目是英文出的，要用英文回答。
ASIC: 1。一個四級的Mux,其中第二級信號爲關鍵信號 如何改善timing 2. 一個狀態機的
題目用verilog實現 不過這個狀態機話的.實在比較差很容易誤解的 3. 卡諾圖寫出邏輯表
達使... 4. 用邏輯們畫出D觸發器 5. 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tc
k->q,還有 clock的delay,寫出決定最大時鐘的因素同時給出表達式 6。c語言實現統計某
個cell在某.v檔案調用的次數(這個題目真bt) 7 cache的主要部分什麼的 8 Asic的desig
n flow.... 補充：用邏輯門畫D觸發器
考試時間一個半小時。