[轉載]奇碼筆試題目（Physical Design）

一，填空
1，集成電路的'分類，按材料，工藝
2，集成電阻的計算，以及其製造工藝
3，Vtp，Vtn的正負判斷，分別對於增強型和耗盡型
4，CMOS電路功耗包括哪兩個部分，功耗設計主要考慮的因素
……（還有幾道不記得了）
二，填表
全定製，門陣列，FPGA各自單元模組，連線的性質……
三，填圖
CMOS工藝流程填圖畫圖
四，問答
1，CMOS單元負載較大的電容時，只有提高W，這樣會使W*L增加，相對前級又時一個大電
容，如何解決這一矛盾？
2，結合軟件談談全定製集成電路設計流程
3，談談對Layout設計的看法
五，翻版圖或者畫版圖，選一
第二卷
1，什麼時格雷碼？
2，Nyquist採樣定例
3，球一米高落下，每次探起一半，求路程和重力做功
4，運算放大器1，…………2，有幾級，各級之間耦合方式有幾種，分析各種的優劣。