利用Verilog HDL實現基於FPGA的分頻方法

全部作者： 許文建 陳洪波 李曉 第1作者單位： 中國礦業大學信電學院 論文摘要： 本文從實際應用出發，分別介紹了利用Verilog HDL硬件語言實現的整數和半整數分頻的通用方法。並在Quartus II軟件環境下，利用Altera 公司的ACEX1K系列器件進行了仿真和調試。 關鍵詞： Verilog HDL；分頻；FPGA (瀏覽全文) 發表日期： 2007年11月20日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：