全部作者：張彥 張萌 孫肖林第1作者單位：東南大學國家專用集成電路系統工程技術研究中心，南京論文摘要：隨着超大規模集成電路工藝進入深亞微米階段，信號完整性特別是歐姆電壓降問題已越來越突出。本文基於synopsys公司的工具Astro-Rail進行1款SOC芯片的歐姆電壓降分析，得到與功耗相關因素電源電壓和時鐘頻率等的關係。接着給出優化歐姆電壓降的幾種方法，並採用這些方法對同1款SOC芯片的電源/地網絡進行優化，最終達到設計要求。關鍵詞：信號完整性；歐姆電壓降; 功耗; 電源/地網絡 (瀏覽全文)發表日期：2007年04月23日同行評議：
該文首先指出了歐姆電壓降在芯片的時序和可靠性設計中的作用，說明了影響歐姆電壓降的因素；其次，對電源/地網絡的'歐姆電壓降進行了分析，使用1款CMOS 0.18um工藝所實現的SOC芯片作爲對象，採用1定的優化設計方法，使歐姆電壓降控制在合理的範圍內，達到了設計目標。(1) 該文具有1定的創新，建議錄用並發表。(2) 該文的研究方案與實驗方案合理，文字表達流暢。(3) 對參考文獻,補充1些相關的資訊,使其更完整。例如，對[3]和[8]，補充該文的卷、期、頁碼。
