一.選擇判斷題：
Scope 是哪個FPGA廠家的在線調試技術(Xilinx,Altera的是SignalTap)
設計中既可以用於靜態驗證又可以用於動態仿真的是(斷言，類似於C語言裏的asse，靜態驗證類似於程序在編譯階段就能發現錯誤，動態仿真是仿真階段發現錯誤)
A 的碼片速率是：3.84Mcps(居然蒙對了)
4.下面對ARM寄存器的描述錯誤的是(A,PC指向當前執行指令的下兩條指令PC+8)
5. 單片機最小系統板的硬件調試順序(好像是選B，檢查焊接->檢查電源是否短路->程序是否能正確燒寫->復位電平->時鐘電路是否起振->調試外圍電路)
6.高速PCB設計中應儘量保證地平面的(完整性)
7.源端端接與末端端接的作用(末端端接消除一次反射，源端端接消除第二次反射)
8.信號完整性包括(反射.地彈.振鈴.串擾)
9.重新上電後不需要重新配置的.是(Altera 的MAXII，是CPLD)
10.根據資訊量選擇最佳DSP速率(200MIPS)
向外圍芯片寄存器A寫入0x8F，讀出 0x0F，不可能的原因是(個人認爲“寄存器最高位不可讀”選項是錯誤的，不可讀的話讀出來應該是1，個人感覺)
的種類包括(反射型，全透型和半透型 )。
13. 大小爲128的RAM可能是(128是bit還是byte?)
的三要素包括(干擾源.耦合路徑.敏感設備)
15.6層板比較好的層疊是(信號-地-信號-電源-地-信號)
16.C語言中用到CPU寄存器的變量有(函數參數.函數返回值)
17.戴維南定理包括(節點電壓法和迴路電流法)
18.阻抗匹配方式(源端串聯匹配.終端並聯匹配匹配.二極管匹配)
19.51單片機的總線包括(數據總線.地址總線.控制總線)
20.兩個16位有符號數相乘，結果最少用多少位數來儲存?
21.16位有符號數進行4次乘加，結果最少用多少位數來儲存?(沒看懂)
p time的概念
存儲保護機制
二.問答題
選型時要考慮哪些方面?(容量.速度.片內資源.功耗.成本.配置方式.開發工具等等)
2.什麼是競爭冒險?怎麼產生的?如何消除?
在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
從哪些方面設計?
a.結構，屏蔽與接地b. 電纜.連接器與接口電路c.濾波與抑制d.旁路和去耦設計f.器件.軟件4.用模擬電路設計加法器三.設計題1.C5000系列DSP的最小系統框圖並說明硬件調試流程(用來地址解碼的h,sdram,電源，復位，時鐘，jtag)2.用HDL寫4.5分頻電路。