1。 什麼是數字電路中的競爭與冒險，並舉例說明怎樣消除他們？
2。 簡述latch和flip-flop的區別，rtl級描述中latch是如何產生的？
3。 簡述模擬電路中負反饋的'種類及其優點。
4。 簡述IC設計從前端到後端的流程和相應的EDA工具。
5。 多時鐘域設計中，如何處理跨時鐘域信號？
6。 如下圖所示電路，1）假設存在positive clock skew爲1ns，該電路能
執行的最高頻率是多少？2）該電路能容忍最大的positive clock skew
是多少？3）該電路能容忍最大的negative clock skew是多少？
NOTE： a)positive clock skew, DFF2上的clock比DFF1上的來得晚
b)negative clock skew, DFF2上的clock比DFF1上的來得早
Tsetup=1ns, Thold=1ns, Tcq=1ns
┌──┐
┌────────────┤3ns │←───┬──────────────┐
↓ └──┘ ↓ │
┌──┐ ┌───┐ ┌──┐ ┌──┐ ┌──┐ ┌───┐│
│1ns ├─→│D Q│─┬→│1ns ├─→│2ns ├─→│1ns ├─→│D Q├┘
└──┘ │ │ │ └──┘ └──┘ └──┘ │ │
↑ │ │ │ ┌──┐ ┌──┐ ↑ │ │
│ ┌─→│>clk │ └→│4ns ├─→│3ns ├───┘ ┌─→│>clk │
│ │ └───┘ └┬─┘ └──┘ │ └───┘
│ │ DFF1 │ │ DFF2
└─┼───────────┘ │
├─────────────────────────┘
│
clk