1、同步電路和異步電路的區別是什麼?
2、什麼是同步邏輯和異步邏輯?
同步邏輯是時鐘之間有固定的因果關係。異步邏輯是各時鐘之間沒有固定的因果關係。
3、什麼是"線與"邏輯，要實現它，在硬件特性上有什麼具體要求?
線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現，由於不用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。
4、什麼是Setup 和Holdup時間?
5、setup和holdup時間,區別.
6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。
7、解釋setup和hold time violation，畫圖說明，並說明解決辦法。
Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鐘上升沿(如上升沿有效)T時間到達芯片，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，數據才能被打入觸發器。
保持時間是指觸發器的時鐘信號上升沿到來以後，數據穩定不變的時間。如果hold time不夠，數據同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間(Hold time)。建立時間是指在時鐘邊沿前，數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿後數據信號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼DFF將不能正確地採樣到數據，將會出現metastability的情況。如果數據信號在時鐘沿觸發前後持續的時間均超過建立和保持時間，那麼超過量就分別被稱爲建立時間裕量和保持時間裕量。
8、說說對數字邏輯中的競爭和冒險的理解，並舉例說明競爭和冒險怎樣消除。
9、什麼是競爭與冒險現象?怎樣判斷?如何消除?
在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?
常用邏輯電平：12V，5V，3.3V;TTL和CMOS不可以直接互連，由於TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
11、如何解決亞穩態。
亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入亞穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處於振盪狀態，並且這種無用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。
12、IC設計中同步復位與 異步復位的區別。
13、MOORE 與 MEELEY狀態機的特徵。
14、多時域設計中,如何處理信號跨時域。
15、給了reg的setup,hold時間，求中間組合邏輯的delay範圍。
Delay < period - setup – hold
16、時鐘週期爲T,觸發器D1的建立時間最大爲T1max，最小爲T1min。組合邏輯電路最大延遲爲T2max,最小爲T2min。問，觸發器D2的建立時間T3和保持時間應滿足什麼條件。
17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素，同時給出表達式。
18、說說靜態、動態時序模擬的優缺點。
19、一個四級的Mux,其中第二級信號爲關鍵信號如何改善timing。
20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什麼，還問給出輸入，使得輸出依賴於關鍵路徑。
21、邏輯方面數字電路的卡諾圖化簡，時序(同步異步差異)，觸發器有幾種(區別，優點)，全加器等等。
22、卡諾圖寫出邏輯表達使。
23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。
24、please show the CMOS inverter schmatic,layout and itscross sectionwith P-well its transfer curve (Vout-Vin) And alsoexplain the operation region of PMOS and NMOS for each segment of the transfercurve?
25、To design a CMOS invertor with balance rise and falltime,please define the ration of channel width of PMOS and NMOS and explain?
26、爲什麼一個標準的倒相器中P管的'寬長比要比N管的寬長比大?
27、用mos管搭出一個二輸入與非門。
28、please draw the transistor level schematic of a cmos 2input AND gate and explain which input has faster response for output risingedge.(less delay time)。
29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。
30、畫出CMOS的圖，畫出tow-to-one mux gate。
31、用一個二選一mux和一個inv實現異或。
32、畫出Y=A*B+C的cmos電路圖。
33、用邏輯們和cmos電路實現ab+cd。
34、畫出CMOS電路的晶體管級電路圖，實現Y=A*B+C(D+E)。
35、利用4選1實現F(x,y,z)=xz+yz'。
36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數量的與非門實現(實際上就是化簡)。
37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據輸入波形畫出各點波形。
38、爲了實現邏輯(A XOR B)OR (C AND D)，請選用以下邏輯中的一種，並說明爲什麼?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案：NAND
39、用與非門等設計全加法器。
40、給出兩個門電路讓你分析異同。
41、用簡單電路實現，當A爲輸入時，輸出B波形爲…
42、A,B,C,D,E進行投票，多數服從少數，輸出是F(也就是如果A,B,C,D,E中1的個數比0多，那麼F輸出爲1，否則F爲0)，用與非門實現，輸入數目沒有限制。
43、用波形表示D觸發器的功能。
44、用傳輸門和倒向器搭一個邊沿觸發器。
45、用邏輯們畫出D觸發器。
46、畫出DFF的結構圖,用verilog實現之。
47、畫出一種CMOS的D鎖存器的電路圖和版圖。
48、D觸發器和D鎖存器的區別。(新太硬件面試)
49、簡述latch和filp-flop的異同。
50、LATCH和DFF的概念和區別。
51、latch與register的區別,爲什麼現在多用register.行爲級描述中latch如何產生的。
52、用D觸發器做個二分顰的電路.又問什麼是狀態圖。
53、請畫出用D觸發器實現2倍分頻的邏輯電路?
54、怎樣用D觸發器、與或非門組成二分頻電路?(東信筆試)
55、How many flip-flop circuits are needed to divide by 16?(Intel) 16分頻?
56、用filp-flop和logic-gate設計一個1位加法器，輸入carryin和current-stage，輸出carryout和next-stage.
57、用D觸發器做個4進制的計數。
58、實現N位Johnson Counter,N=5。
59、用你熟悉的設計方式設計一個可預置初值的7進制循環計數器，15進制的呢?
60、數字電路設計當然必問Verilog/VHDL，如設計計數器。
61、BLOCKING NONBLOCKING 賦值的區別。
62、寫異步D觸發器的verilog module。